GRETSI'03 19st GRETSI Symposium
on Signal and Image Processing
Paris   8 - 11 september 2003
Welcome Program By Session By Author By Topic By ID

Information related to the paper

Title
Implémentation sur FPGA d'un turbo codeur-décodeur en blocs à haut-débit avec une faible complexité
Author(s)
Thomas Q. T. Ta Supelec - Equipe ETSN
Pierre Leray Supelec - Equipe ETSN
Annick Le Glaunec Supelec - Equipe ETSN
Rererences
vol. I, page 400
 Get the paper in PDF format
 
To obtain Acrobat Reader (version 5 minimum required) necessary to his read.

Abstract

Ce papier présente une implémentation sur FPGA (Field Programmable Gate Array) d'un turbo codeur-décodeur en blocs de faible complexité pour des applications à haut débit (i.e. > 25Mbps). Le code retenu pour l'implémentation est le code produit BCH étendu (32, 26, 4)² (résultant de la concaténation de deux codes BCH étendus (32,26,4)). Les simulations en langage C et la synthèse en VHDL ont permis de montrer que l'utilisation de la structure itérative à traitement par blocs pour l'implémentation du turbo codeur-décodeur peut atteindre un débit de 50 Mbits/s tout en ayant une faible complexité (i.e. < 4500 éléments logiques).
Edition : Télécom-Paris -- 2003