ARDOISE, permet d'expérimenter les concepts résultant de la reconfiguration dynamique des FPGA. Les critères d'optimisation des traitements sur cette architecture diffèrent de ceux utilisés pour les architectures classiques. Nous proposons une méthode qui permet de réaliser cette optimisation et mettons en évidence les similitudes avec l'optimisation des noeuds de calcul sur les microprocesseurs. On illustre par ailleurs quelques spécificités qui font l'intérêt d'ARDOISE.