Banniere GRETSI'01

Informations sur l'article
-----
Titre:
Vers un partitionnement heuristique pour le mapping de data-path sur FPGA reconfiguré dynamiquement.

Auteur(s):
Tanougast Camel, L.I.E.N - Faculté des Sciences de Nancy I - BP 239 - 54506 Vandoeuvre
Berviller Yves, L.I.E.N - Faculté des Sciences de Nancy I - BP 239 - 54506 Vandoeuvre
Weber Serge, L.I.E.N - Faculté des Sciences de Nancy I - BP 239 - 54506 Vandoeuvre

Résumé de l'article
-----
Le problème traite du partitionnement temporel des algorithmes de TSI ayant une contrainte temps réel, en vue de leurs implantations optimisées sur architecture reconfigurable dynamiquement. Nous présentons une méthode, pouvant être appliquée heuristiquement, pour déterminer les étapes de la reconfiguration dynamique (RD) et un partitionnement adapté à l'implantation d'un data-path (chemin de données). L'évaluation de certaines caractéristiques liées à la technologie et la proposition d'une méthode appliquée heuristiquement, nous permettent un partitionnement optimisant les ressources matérielles en RD.
Article
-----
Une version PDF de l'article est disponible ici

-----