GRETSI'03 19st GRETSI Symposium
on Signal and Image Processing

Paris   8 - 11 september 2003

Welcome Program By Session By Author By Topic By ID

All papers by topics

5.1 Architectures matérielles et logicielles : Adéquation algorithmes et architectures

Vers une méthode d'évaluation comparée de mécanismes de regroupement de pixels : Application à la décomposition en composantes connexes et à la croissance de régions pour l'utilisation dans un système de vision robotique temps réel Patrick Bonnin (LRV, L2TI)
Olivier Stasse (L2TI, LRV)
Vincent Hugel (LRV)
Pierre Blazevic (LRV)
Maryline Silly (IRIN)
Partitionnement automatique optimisant les ressources FPGA pour l'aide a la conception de SoC reconfigurable Philippe Brunet (L.I.E.N.)
Camel Tanougast (L.I.E.N.)
Yves Berviller (L.I.E.N.)
Serge Weber (L.I.E.N.)
Évaluation comparative de plates-formes reconfigurables et programmables pour les télécommunications de 3ème génération Daniel Ménard (LASTI - Université de Rennes I)
Michel Guitton (LASTI - Université de Rennes I)
Raphael David (LASTI - Université de Rennes I)
Sebastien Pillement (LASTI - Université de Rennes I)
Olivier Sentyes (LASTI - Université de Rennes I)
Implantation optimisée sur circuit dédié d'algorithmes spécifiés sous la forme d'un Graphe Factorisé de Dépendances de Données: application aux traitements d'images Linda Kaouane (Groupe ESIEE--Laboratoire A2SI)
Mohamed Akil (Groupe ESIEE--Laboratoire A2SI)
Thierry Grandpierre (Groupe ESIEE--Laboratoire A2SI)
Yves Sorel (INRIA Rocquencourt--OSTRE)
La rétine connexionniste : une rétine artificielle à traitement centralisé Bertrand Granado (LISIF - UPMC - PARIS - FRANCE)
Andrea Pinna (LISIF - UPMC - PARIS - FRANCE)
Tidiane Cuenin (LISIF - UPMC - PARIS - FRANCE)
Annick Alexandre (LISIF - UPMC - PARIS - FRANCE)
Eric Belhaire (IEF - PARIS XI - CNRS - ORSAY)
Patrick Garda (LISIF - UPMC - PARIS - FRANCE)
Turbo décodage de code produit haut débit utilisant un code BCH étendu (128,106,8) à fort pouvoir de correction Javier Cuevas (ENST de Bretagne)
Patrick Adde (ENST de Bretagne)
Sylvie Erouedan (ENST de Bretagne)
Matthieu Arzel (ENST de Bretagne)
Jérôme Le Masson (ENST de Bretagne)
Implémentation sur FPGA d'un turbo codeur-décodeur en blocs à haut-débit avec une faible complexité Thomas Q. T. Ta (Supelec - Equipe ETSN)
Pierre Leray (Supelec - Equipe ETSN)
Annick Le Glaunec (Supelec - Equipe ETSN)
Application de la reconfiguration dynamique des FPGAs : décodeur arithmétique de JPEG2000 Sophie Bouchoux (LE2I)
El-Bay Bourennane (LE2I)
Johel Mitéran (LE2I)
Michel Paindavoine (LE2I)
Prototypage rapide d'un décodeur MPEG-4 optimisé sur architectures hétérogènes parallèles Nicolas Ventroux (IETR / INSA Rennes)
Jean-François Nezan (IETR / INSA Rennes)
Mickael Raulet (Mitsubishi ITE Rennes)
Olivier Déforges (IETR / INSA Rennes)
Décodage des codes LDPC par l'algorithme L-min Frédéric Guilloud (GET - Telecom Paris)
Emmanuel Boutillon (LESTER)
Jean-Luc Danger (GET - Telecom Paris)
Intégration optimisée de composants virtuels orientés TDSI par la synthèse d'architecture Philippe Coussy (LESTER)
Adel Baganne (LESTER)
Eric Martin (LESTER)
Emmanuel Casseau (LESTER)
Mise en oeuvre du lisseur de Deriche sur l'architecture reconfigurable dynamiquement ARDOISE Nicolas Abel (ETIS UMR CNRS 8051)
Lounis Kessal (ETIS UMR CNRS 8051)
Didier Demigny (ETIS UMR CNRS 8051)
Algorithme de transformation de distance généralisée en un balayage, mises en oeuvre séquentielle et vectorielle Nicolas Normand (IRCCyN CNRS UMR 6795)
Olivier Déforges (ARTIST CNRS UMR 6164)
Patrick Le Callet (IRCCyN CNRS UMR 6795)
Aurélien Chiron (IRCCyN CNRS UMR 6795)
Contraintes mémoire et solution architecturale pour applications TDSI Gwenole Corre (LESTER)
Nathalie Julien (LESTER)
Eric Senn (LESTER)
Eric Martin (LESTER)

Edition : Télécom-Paris -- 2003