sur le traitement du signal et des images
Paris 8 - 11 septembre 2003
|
|
19e Colloque GRETSI sur le traitement du signal et des images Paris 8 - 11 septembre 2003 |
|---|
| Partitionnement automatique optimisant les ressources FPGA pour l'aide a la conception de SoC reconfigurable |
Philippe Brunet (L.I.E.N.) Camel Tanougast (L.I.E.N.) Yves Berviller (L.I.E.N.) Serge Weber (L.I.E.N.) |
| La rétine connexionniste : une rétine artificielle à traitement centralisé |
Bertrand Granado (LISIF - UPMC - PARIS - FRANCE) Andrea Pinna (LISIF - UPMC - PARIS - FRANCE) Tidiane Cuenin (LISIF - UPMC - PARIS - FRANCE) Annick Alexandre (LISIF - UPMC - PARIS - FRANCE) Eric Belhaire (IEF - PARIS XI - CNRS - ORSAY) Patrick Garda (LISIF - UPMC - PARIS - FRANCE) |
| Mise en oeuvre du lisseur de Deriche sur l'architecture reconfigurable dynamiquement ARDOISE |
Nicolas Abel (ETIS UMR CNRS 8051) Lounis Kessal (ETIS UMR CNRS 8051) Didier Demigny (ETIS UMR CNRS 8051) |
| Vers une méthode d'évaluation comparée de mécanismes de regroupement de pixels : Application à la décomposition en composantes connexes et à la croissance de régions pour l'utilisation dans un système de vision robotique temps réel |
Patrick Bonnin (LRV, L2TI) Olivier Stasse (L2TI, LRV) Vincent Hugel (LRV) Pierre Blazevic (LRV) Maryline Silly (IRIN) |
| Évaluation comparative de plates-formes reconfigurables et programmables pour les télécommunications de 3ème génération |
Daniel Ménard (LASTI - Université de Rennes I) Michel Guitton (LASTI - Université de Rennes I) Raphael David (LASTI - Université de Rennes I) Sebastien Pillement (LASTI - Université de Rennes I) Olivier Sentyes (LASTI - Université de Rennes I) |
| Algorithme de transformation de distance généralisée en un balayage, mises en oeuvre séquentielle et vectorielle |
Nicolas Normand (IRCCyN CNRS UMR 6795) Olivier Déforges (ARTIST CNRS UMR 6164) Patrick Le Callet (IRCCyN CNRS UMR 6795) Aurélien Chiron (IRCCyN CNRS UMR 6795) |
| Contraintes de réalisation d'un démonstrateur mixte FPGA- ADSP 21160 |
Mathieu Torres (ARBOS Ingenierie) Anne Vergonjanne (ENSIL) Vahid Meghdadi (ENSIL) Jean-Pierre Cances (ENSIL) Richard Salvetat (ARBOS Ingenierie) Jean-Michel Dumas (ENSIL) |
| Contraintes mémoire et solution architecturale pour applications TDSI |
Gwenole Corre (LESTER) Nathalie Julien (LESTER) Eric Senn (LESTER) Eric Martin (LESTER) |
| Implémentation sur FPGA d'un turbo codeur-décodeur en blocs à haut-débit avec une faible complexité |
Thomas Q. T. Ta (Supelec - Equipe ETSN) Pierre Leray (Supelec - Equipe ETSN) Annick Le Glaunec (Supelec - Equipe ETSN) |
|
Edition : Télécom-Paris -- 2003
|